제이에스알티

전자 패키징(Plastic Encapsulated Microcircuits)

Failure Analysis Process

What is failure analysis?

8D report

General approach used for failure analysis

Example of failure analysis process flow

Non-Destructive Testing (NDT)

External Inspection

Electrical Testing

Destructive Physical Analysis (DPA)

Fault Isolation

Physical analysis of failure site

Failure analysis strategy for microelectronics & Case study – Failure analysis of PEMs

Why is failure analysis important?

What causes products to fail?

What is a root cause?

From Symptoms to Root Cause

What is a root cause analysis?

Data collection

Root cause analysis flowchart

Root cause analysis

Failure definitions

Tools for hypothesizing Causes

Cause and effect diagram (fishbone analysis or Ishikawa diagram), FMEA, FTA, Pareto analysis

Root cause analysis report

Restart criteria, Corrective actions, Verification

Counterfeit parts detection using SAE AS6171 & Case study

What is AS6171?

What makes AS6171 unique among standards?

Organization of SAE AS6171

Test methods covered in the slash sheets

New test methods under development

Case study - Failure analysis of PEMs

Introduction and overview

Fundamental of semiconductor fabrication (Fabrication & Packaging)

Front-end process
1) Wafer (Cleaning) : Contamination sources, Class, Contaminants, RCA cleaning
2) Oxidation ; Oxidation process, Merit of SiO2, Forming gas annealing
3) Photolithography : Yellow room, Photolithography step, Photolithography process
4) Etching : Figures of merit, Wet etching, Dry etching (Plasma, DRIE)
5) Ion implantation : Advantages of ion implantation
6) Deposition : PVD (evaporation & sputtering), CVD (LPCVD, PECVD, HDPCVD, MOCVD, ALD)
7) Metallization : Requirements, Resistivity of metals, Al-Si eutectic behavior, Junction spike , Cu interconnection, Planarization (CMP)
8) EDS (electrical die sorting)

Back-end process: Packaging

History of electronic packaging

Conventional packaging

Advanced packaging current trends & challenges

Development of integrated circuits and packaging

Technology roadmap : From Nano-Scale to Micro-Scale...

Assembly flow processes for electronic package

Semiconductor supply chain

2.1D, 2.5D including Embedded Multi-die Interconnect Bridge (EMIB; Local Silicon Interposer or Si Bridge); and 3D integration

Flip-chip

Through-Silicon Via (TSV)

Interposer : TSV, RDL (ABF; Ajinomoto build-up film)

Fan-out wafer-level packaging (FO-WLP) and Fan-Out Panel Level Packaging (FO-PLP)

RDL (redistribution layer)

The fundamental concept of System-in-Package (SiP)

Stacked packages (PoP): 1st generation (WB to WB) and 2nd generation (WB to Flip chip), and 3rd generation of PoP

Chiplet Design and Heterogeneous Integration Packaging

Hybrid bonding (=DBI; Direct Bond Interconnect)

Modern trends in microelectronics packaging reliability testing

Device failures in the field

Reliability test : Test conditions in JEDEC

Package failures

Classification of failure mechanisms

Materials, Fabrication Processes, and Quality

Conventional package fabrication process

Overview of the PEM constituents

Properties of material used in electronic packaging

Die passivation

Leadframes : Leadframe assembly, Leadframe materials, Leadframe fabrication, Leadframe plating

Die attaches : Die attach materials, Die attach selection, Polymeric die attach materials, Die attach film (DAF)

Polyimide for buffer coating (PSPI; Photosensitive polyimide)

Bond wires & Kirkendall effect

Wire bonding method : Thermocompression bonding, Ultrasonic bonding, Thermosonic bonding

Flip-chip bonding & Copper pillar bump fabrication

Quality evaluation of wire bonding : Wire pull test (JESD22-B120:2024), Ball shear test (JESD22-B116B:2017), etc.

Molding Compound Materials

Resins (step polymerization) : Phenol Novolac, Cresol Nonolac, Biphenyl, and Multifunctional Epoxy

Manufacturing flow of EMC (epoxy molding compound)

Plastic encapsulation

Typical components of general EMC grade

Basic properties of EMC

Epoxy resins

Hardeners (or Curing agents, Cross-linking materials)

Filler material

AERs (alpha emission rates)

Flame retardants : Green grade

Accelerators (or Curing promotor, Catalyst)

Coupling agents

Stress-relief agents (or Flexibilizers, Modifier, Low stress additive, Toughening agents)

Mold release agents

Coloring agents

Ion trapping agents

Liquid Encapsulant

Glob-top encapsulants

Conformal coatings : IPC-2221:1998 / IPC-HDBK-830A:2013

Underfill materials : snap-cure underfills, CUF (capillary underfill), MR-MUF (mass reflow-molded underfill), No-flow underfills (NCF, NCA)

Different failure modes in flip-chip devices

Package Assembly

Plastic package assembly flowchart

Assembly flow process for PBGA

Typical flow chart of leadframe based PEM assembly process

Comparison of molding tools

Transfer molding; process and equipment associated problems (Voids, Wire sweep, warpage, etc.)

Compression molding (Advanced package wafer molding) & Injection molding

Post cure

Deflash

Trim and Form

Marking

Packing and Handling

Handling and storage of electronic samples

Initial inspection and labeling

Packing requirements

Packing hierarchy

Discrete package containers : JEDEC JEP130C:2023

Moisture sensitivity classification test procedure

Moisture Sensitivity Level (MSL) : IPC/JEDEC J-STD-020F:2022

Packing materials : MBB (MIL-STD-81705 Type Ⅰ), Desiccant (MIL-D-3464 Type Ⅱ), Type Ⅰ HIC (reversible) : IPC/JEDEC J-STD-033B.1:2007

Handling and storage

Baking Options

Guidelines for storage life

Reference conditions for drying components

Preventing static charge : JESD625-A (Revision of EIA-625):1999

ESD (electrostatic discharge) protective packing

Assembly with PEMs

PWB (printed wiring board) assembly flow

Solder reflow profile (SAC305) : IEC 61760-1:2006

Important failure mechanisms including delamination, popcorning (vapor-induced cracking), etc.

Screening and Burn-In

Screening

Why screen?

Screen methodology

What screening doesn’t do?

Type of failure detectable by screens

Failure mechanisms in PEMs

Potential failure mechanisms and sites in PEMs

Effect of delamination on the reliability of PEMs

Moisture ingress and contamination in PEMs

Ion contamination in PEMs

PEM combustion

Basic Failure analysis techniques for PEMs

Wire pull, Ball Bond and Solder Ball Shear Testing : JESD22-B120:2024, JESD22-B116B:2017, JEDEC JESD22-B117B:2020, ASTM F1269 (withdrawn)

Curve Tracer : I-V curve

Cross-sectioning : potting/mounting, grinding/polishing

FIB (Focused Ion Beam)

Decapsulation Physical Analysis

Mechanical Decapsulation

Plasma & Plasma Etching (Dry etching)

Chemical Decapsulation; Manual decapsulation procedure, Automated decapsulation

Laser Decapsulation

Delidding of Ceramic/Metal Lid Packages

X-ray Radiography

XRF (X-Ray Fluorescence)

Optical Microscopy

Stereo Microscopy

Metallurgical Microscopy

SEM (Scanning Electron Microscopy)

X-ray Spectroscopy

EDS (Energy Dispersive Spectroscopy)

WDS (Wavelength Dispersive Spectroscopy)

SAM (Scanning Acoustic Microscopy), SLAM (Scanning Laser Acoustic Microscopy), and Scanning Acoustic GHz-microscopy : External and Internal

FTIR (Fourier Transform Infrared Spectroscopy) : Materials Identification

Thermal Analysis Techniques

DSC (Differential Scanning Calorimetry), TGA (Thermogravimetric Analysis)

TMA (Thermomechanical Analysis), DMA (Dynamic Mechanical Analysis)

Field failure return studies

Kirkendall Void

Excessive Intermetallic Growth

Die Attach Void Induced Damage

Delamination (QFP, BGA, Flip-chip) & MSL (Moisture Sensitivity Level)

Popcorning

Wirebond Fatigue : JESD-A104F.01:2023, JESD-A106B.02:2022

Bond Pad Corrosion : JESD-A101D.01:2021

Whisker

Whisker gallery

Whisker video

Metal whiskers

Why the concern tin whiskers?

What is tin whisker?

Standards for Tin whisker test methods : IEC 60068-2-82:2007, ET-7410:2005, JESD22A 201A:2006

Tin whisker 발생 성장에 미치는 4가지 기본 환경

Temperature & Humidity storage

High temperature & humidity storage

Temperature cycling

External mechanical compression stress

Whisker length definition

Mitigating Tin whiskers

Case study – C194

Conformal coating as a tin whisker risk mitigation

Electrochemical Migration (=Ion migration, Dendrite growth)

습도 stress 와 failure mechanism

전자부품에서 나타날 수 있는 부식 고장의 형태

Electrochemical migration (ECM) 에 대한 신뢰성 설계

Electrochemical migration 에 의한 절연 열화

Metal migration mechanism의 차이점 : Electrochemical migration, CFF, Electromigration (EM), Stress induced electromigration

Ion migration 과 Creep corrosion 의 특징과 차이점

Creep corrosion mechanism 과 고장 사례

What is ECM?

Ion migration의 모양 분류와 고장 사례

ECM Video

Acceleration factors for electrochemical migration

Ion migration 에 영향을 미치는 각종의 조건 (재료, 환경, 공정, 설계)

Ion migration 의 환경시험 방법

Product qualification standards

Current qualification procedures

Ion migration 의 발생 검출법

Why conformal coating?

PCB의 Liquid Chromatography 분석 : IPC-TM-650 Test Method No. 2.3.28

Why is ECM important?

ECM 의 failure mechanism

Pourbaix diagram, Electrophoresis, Rate determining step (diffusion & reaction), Electron shielding effect

Ag migration 사례 분석

반도체 Package 응력에 의한 Leak 불량

Fretting corrosion

Intermittent failures

No Fault Found (NFF)

The impact of intermittent

NFF test sensitivities

Characteristics of Intermittent Failures

Tin as a contact finish

Sensor IC의 오동작 사례분석

Die Cracking Sources

ESD (Electrostatic discharge) & EOS (Electrical Overstress)

ESD standard : JESD22, AEC Q100, MIL-STD-883, ED-4701-1

대표적인 정전하 발생원과 대책 : IPC-A-610

PWB 생산 공정에서 반도체 부품에 영향을 미치는 요인

ESD/EOS induced IC Failure modes and sites

ESD is linked to EOS

ESD

HBM standard : ANSI/ESDA/JEDEC JS-001:2017

MM standard

Comparison of HBM and MM

CDM standard : AEC-Q100-011-REV-D:2019

ESD pulse를 device에 인가하는 방법

ESD 파괴 mode

ESD 평가시 주의사항

ESD prevention : TVS diode vs. Chip varistor

ESD test (for home appliances) : KS C 9610-4-2:2017

Latch-up

Soft error : JEDEC JESD89A

Latch-up (Parasitic thyristor에 의한 전류 잠김 현상)

Latch-up mechanism

Latch-up 현상 대책 : DTI (deep trench isolation)

Latch-up test (I-Test / V-Test) : AEC-Q100-004 Rev. D:2012, JEDEC JESD78F:2022, JEITA ED-4701/302A

Radiation Impulse Noise Test

SMPS Topology
(3-phase Inverter/Boost/ /Buck/Flyback/LLC Resonant)

DC-DC converter

Power converter 분야

전력 변환의 기본 원리

전력용 반도체 소자에서 발생하는 손실 : 2단자 소자 및 3단자 소자

스위칭 주파수가 효율과 소형화에 미치는 영향

Hard Switching과 Soft Switching

3상 회로

삼상회로에서 선전압, 선전류, 상전압, 상전류, 선-중성점 전압

Y-결선과 전압, 전류 특성

평형 삼상 부하의 Δ-Y 변환

평형 삼상 부하의 소비전력

Δ-Y 회로에서의 실효전류 및 복소전력

3상 유도전동기

유도전동기의 기본 원리 및 구조

Inverter 회로 Derating 평가

Application Circuits

Typical application circuit

Arm short failure mode

IPM (혹은 SPM)의 발화 메커니즘

Field 발화 사고 사례

Input signal circuit : Dead time

Short-circuit current trip level

Bootstrap circuits

Fault output signal

SCP (short circuit protection)

SCSOA (short circuit safe operation area)

IPM (혹은 SPM) 상간 (U-V-W) 및 선간 short test

DC-Link snubber capacitor

Allowable maximum Tc

3상 inverter

부하 상전압 크기와 중성점 전압

부하 중성점과 전원 중성점 간의 전압

3상 부하의 4가지 부하연결 상태와 상전압 크기

출력 선간 전압

6 step inverter 의 operation mode

Dead-time의 필요성과 동작원리

Boost converter

DC 입력 전원회로의 차이점 : 강압형 chopper, 승압형 chopper

PFC (power factor correction) Circuit

정현파 정상상태 전력 : resistor 의 순간 전력, inductor 의 순간 전력 (순정현파), capacitor의 순간 전력 (순정현파)

Inductor 의 전압-시간 곱 평형 (Volt-second balance)

Capacitor 의 전하 평형 (charge balance 혹은 Ampere-second balance)

수동부하규정 (passive sign convention)

Kirchhoff’s Law : 키르히호프 전류 법칙 (전하량 보존법칙), 카르히호르 전압 법칙 (위치에너지)

Boost converter 의 스위치 도통비 (duty ratio)

Boost converter 의 inductor 에 흐르는 평균전류와 리플전류의 크기와 전류 파형

Boost converter 의 출력전압의 ripple 전압값을 스위칭 함수로 표현

Boost converter 의 동작과 파형

Boost converter 의 장점과 단점

승압 Converter 와 PFC 겸용 실제 Application 회로 derating 평가 사례

100 W, World wide input 85 ~ 264 V, Output 385 ~ 410 Vdc, Switching frequency 20 ㎑ ~ 100 ㎑

Buck converter

Buck의 의미

Inverter hardware principles

DC-DC Buck converter의 동작원리 (연속 mode와 불연속 mode)

Buck converter 의 시비율

Buck converter 의 inductor 전류가 연속으로 동작하기 위한 최소 inductance 의 수식 유도

Buck converter 의 출력전압 변동값 수식 유도

Buck converter 설계시 스위칭 주파수 증가에 따른 장단점

Buck converter 설계시 derating guideline points

Buck converter 실제 Application circuit 분석

Flyback converter

Flyback converter : RCC (ring choke converter)

Ideal transformer

Ideal transformer 가 되기 위한 3가지 조건
- magnetizing current & magnetizing inductance
- 자화 인덕턴스의 양단전압

Ideal transformer 의 전압, 전류 관계식에서의 전압, 전류 부호 (4가지 유형)

Ideal transformer 부하의 등가임피던스

부하 단자에 본 Thevenin’s Theorem 등가 회로
- Thevenin’s Theorem 등가회로 구하는 방법 4가지

Flyback converter 의 스위치 시비율에 따른 입출력 전압 변환비

Flyback converter 의 자화 인덕턴스 전류의 평균값

Flyback converter 에 유입되는 Inrush current 의 영향 분석 : transformer 의 saturation 특성

RBSOA (reverse bias safe operation area)

Flyback converter 의 switching 소자인 MOSFET의 derating 기준

LLC Resonant converter

RLC 의 전압, 전류 Phasor

RLC 직병렬 공진회로

공진회로의 주요 Parameter와 소자 관계식

공진시 동작 특성

공진시 회로의 저장 에너지 및 평균전력과 양호도

직렬 LLC 공진형 converter

직렬 공진형 converter의 주파수 응답

Half-bridge LC resonant converter with equivalent load resistance

LLC 공진 회로의 derating 평가 사례

Regulator IC

Regulator IC의 소비전력 측정

반도체 표면온도 측정방법과 판정기준

부품의 표면온도 측정방법

온도 측정기기

열전대의 Seebeck 계수

방사온도계 및 시온 도료 (heat label)

Thermocouple 부착 방법 : IECDEE OD-5012. Ed. 1.1

온도 측정 오차

정확한 온도 측정을 위한 권장 사항

온도 margin에 의한 부품의 온도 평가 방법

반도체의 전기적 특성

반도체 이해를 위한 기초 공학

전기장 (electric field)

전기적 위치에너지

정전기적 위치에너지

전위차 (potential difference)

Gauss Law

Poisson’s Equation : 전하분포가 전자/정공에게 에너지 전위장벽을 어떻게 형성하는지를 나타낸 식

Greek Alphabet

Important quantities : eV, Thermal voltage, Thermal energy, (Reduced) Plank constant, Boltzmann constant, Permittivity of free charge, etc.

Semiconductor

What is a semiconductor?

Why we use silicon?

Semiconductor materials

Compound semiconductor

Oxide semiconductor

Type of semiconductors : Single crystal, Poly-crystal, Amorphous

Wafer

Crystal structure (Silicon)

Unit cell

Effective number of atoms

Volume density

Lattice parameters

Plane of crystal lattice : Miller index

반도체의 전기적 특성

전자들의 이동 특징

전자들의 이동에 의해 결정되는 전류밀도

양자 역학 (Quantum Mechanics)의 필요성

반도체를 위한 양자역학

Schrodinger Equation : Solution of 1D time-dependent Schrodinger equation

2차 상미분 방정식의 이해 : 고유응답 (서로 다른 두 실근, 서로 다른 두 복소근, 중근, 순 허근)

1차원 무한에너지 장벽 (infinite potential well) 에 갇힌 전자의 특징

E-k 관계도 (전자의 에너지에 따른 전파 특성)

정전기적 에너지장벽구조

1차원 주기 구조의 크로니히-페니 (Kronig-Penny) 모델

Energy band diagram

Energy Bandgap

두 반도체 물질 A와 B의 E-k Diagram 의 해석

E-K 관계도와 전하의 이동속도 (mobility)

E-k 관계도와 전하의 유효질량 (effective mass)과 농도 (concentration)

Concept of effective mass

E-k 관계도와 광학적 특성

Direct transition semiconductor, Indirect transition semiconductor

허용에너지 상태밀도함수를 이용하여 Electron 및 Hole의 밀도 계산

상태밀도함수 (density of state functions; DOS)

1차원 무한에너지 장벽 구조의 DOS 함수 g(E)

2차원 무한에너지 장벽 구조의 DOS 함수 g(E)

3차원 무한에너지 장벽 구조의 DOS 함수 g(E)

Thermal equilibrium state

What is a property of equilibrium?

Fermi-Dirac distribution function f(E)

Fermi-Dirac function for electrons and holes

Fermi level vs. Electron concentration

Boltzmann approximation : Non-degenerate

Carrier concentration at equilibrium

허용에너지 상태밀도함수를 이용하여 열적 평형상태에서 전도대에 존재하는 전자의 밀도와 가전자대에 존재하는 정공의 밀도 계산 (3D DOS 함수 이용)

유효상태농도 (effective density of states)

Location of Fermi level

진성 반도체 (순수반도체, Intrinsic semiconductor)

고유 carrier 농도

Electrons and Holes (at T = 0 K, T > 0 K)

What is the hole in semiconductor?

Exactly what is a “hole” in semiconductor terminology?

Electron & Holes energy

열평형상태에서 전도대역의 전자 농도와 가전자대역의 정공 농도 비교

Modified equation for carrier concentration (at thermal equilibrium)

전도대역과 가전자대역의 유효상태농도 (effective density of state) 가 같을 때, 페르미 준위 (Fermi level)의 위치를 구하는 식 유도

Position of Fermi energy : Only when Boltzmann approximation is valid

Intrinsic carrier concentration

Temperature dependency of intrinsic carrier concentration (ni)

외인성 반도체 (Extrinsic semiconductor)

Carriers in semiconductor

How to make n-type and p-type Si

Doping, Dopant (impurity atom)

Extrinsic semiconductor (n-type) : donor

Extrinsic semiconductor (p-type) : acceptor

Solid solubility, solubility resistivity

이온화 과정과 이온화율

불순물 주입 (doping)에 의한 전기적 특성 조절

Majority & Minority carrier concentration

Mass action law (단체 행동 법칙)

열평형상태에서 전자(정공) 농도를 알 때 정공(전자) 농도를 구하는 방법 (with Boltzmann approximation & thermal equilibrium state)

Degenerated semiconductor (축퇴 반도체)

Charge neutrality (중성전하조건, 전하중성조건)

중성전하조건을 이용하여 Fermi level과 관계없이 doping 농도만으로 전자와 정공 농도를 구할 수 있는 식 유도

Compensated semiconductor (상쇄 반도체)

Position of Fermi level (with Boltzmann approximation)

Bandgap Energy Diagram을 이용해서 “EC (전도대역 최소에너지 준위) – EF (페르미 준위) 및 EF (페르미 준위) – Ei (진성 페르미 준위) 과 EF (페르미 준위) – EV (가전자대역 최대에너지 준위) 및 Ei (진성 페르미 준위) –EF (페르미 준위)” 계산

Carrier concentrations according to temperature

온도에 따른 불순물의 이온화와 다수캐리어 농도 변화

Fermi level at equilibrium state

Mobility (전자의 이동도)

Scattering

Simplification of drift

Simple model for mobility

Mobility : Electrons & Holes

Velocity saturation

Mobilities of various materials

Temperature dependency on mobility

Lattice scattering (Phonon scattering)

Impurity scattering (Coulombic scattering)

Impurity scattering의 doping 농도 영향
▷ Doping 농도를 증가시킬수록 전자의 Drift 속도 변화의 원인 제공

Matthiessen’s rule (메티슨의 규칙)

반도체 내부에서 전류가 흐르는 메커니즘

Carrier transport mechanisms

Drift

Diffusion

Recombination-Generation (R-G)에 의한 전류와 전자와 정공의 Tunneling에 의한 전류

Drift

Drift current

Drift current and conductivity

Electrical resistance

Diffusion

Diffusion current

Direction of diffusion current and total current density

Graded impurity distribution

전하의 움직임을 1차원으로 가정할 때 전체 전류밀도의 표현

Built-in electric field (at thermal equilibrium state)

Einstein’s relationship between D (diffusion coefficient) and u (mobility) : non-degenerate semiconductor & thermal equilibrium

전자의 이동도를 구하고, 구해진 이동도 값을 활용하여 전자의 확산계수, 전기전도도 및 전류밀도 계산에 활용

연속방정식 (continuity equation) : 과잉 carrier 가 시간, 공간에 따라 어떻게 변하는지를 지배하는 식

연속방정식 (continuity equation) → 켤레 전하 전송 방정식 (ambipolar transport equation) → 확산방정식 (diffusion equation)

What is the continuity equation in words?

Ambipolar transport equation (켤레 전하 전송 방정식)

Assumptions for ambipolar transport equation : 확산방정식의 유도
- Non-degenerated doped step function, depletion approximation
- Boltzmann approximation
- Low-level injection conditions prevail in the quasi-neutral regions
- Thermal recombination-generation negligible in the depletion region
- Steady-state conditions

전류밀도식과 연속방정식으로부터 과잉정공밀도의 정상상태 확산방정식 (diffusion equation) 유도

확산방정식의 경계조건을 이용하여 과잉전공밀도 계산

정상상태의 정공확산전류밀도의 크기 계산

반도체(2단자 소자)

pn diode 고장분석

FRD (fast recovery diode)의 종류

The difference between OJ and GPP chips

Diode 신뢰성시험 (HTRB) 결과 : JEDEC JESD282B.01:2000

Diode 시험 규격 : EIAJ EDR-4702, JEDEC JESD282B.01:2000, JEDEC JESD22-108F:2016, AEC-Q101-REC-D1:2013

Practical diode의 역방향 누설전류

고장분석 사례

What is inrush current?

Effect if the inrush current is not limited

How to limit the inrush current?

Why use ICL (NTC)?

Fast recovery diode의 특징

최대 반복 역전압 및 평균 순전류

Diode의 온도, 전압, 전류 derating 규격

정류 회로

배전압 정류회로 동작원리

전파 정류회로 동작원리

Capacitor 입력형 정류 회로 동작원리

출력전압의 평균전압 계산

diode에 흐르는 출력전류의 평균값 계산

diode에 흐르는 inrush current 계산

2단자 소자 (pn junction)

2단자 소자의 동작 특성

Bulk 반도체

동종 접합

이종 접합

반도체 접합의 종류

Doping의 type : 동형접합 (isotype junction), 이형 접합 (anisotype junction)

Doping Profile : 가파른 접합 (abrupt junction), 완만한 접합 (graded junction)

재료의 종류 : 동종 접합 (homojunction), 이종 접합 (heterojunction)

pn junction

Quantitative electrostatics

pn junction 의 열평형상태에서의 energy band diagram 구하는 과정

전하밀도 분포

전속 밀도

전계 분포

전위 분포

Bias 인가시 에너지대역도와 pn 접합의 특성 변화

Electron affinity 와 Workfunction 의 차이점

Depletion region (space charge region)

Built-in potential (Vbi) 식 유도

열평형상태에서 내부 전위 (built-in voltage)를 구할 때 사용되는 수식

Depletion approximation (step junction)

Derivation of depletion width : 열평형상태의 공간전하영역의 폭 (공핍층 폭)

Depletion width in a one-sided abrupt junction : Avalanche breakdown voltage와 doping 농도와의 관계식 유도

E-field in pn junction

Maximum E-field : 열평형상태의 최대 전계를 구할 때 사용하는 수식

Capacitor & depletion capacitance (at reverse vias) : junction capacitance 수식 유도

외부 bias를 인가하여 공핍층의 폭 (W)을 알 때 접합용량 (junction capacitance)를 구하는 수식

Practical pn diode I-V 특성 : 비 이상적인 효과

순방향 bias 시 전압이 낮을 경우

순방향 bias 시 전압이 높을 경우

역방향 bias 시 : breakdown 전 단계

역방향 bias 시 : avalanche breakdown, Zener breakdown, punch-through breakdown

Avalanche breakdown 과 Zener breakdown 의 차이점

온도 증가에 따라 Avalanche breakdown voltage 과 Zener breakdown voltage 의 변화

Energy bandgap 차이에 따른 Avalanche breakdown voltage 의 차이

전위분포를 지배하는 특성길이로 사용하는 Debye length 에 영향을 주는 소자 parameter 와 Debye length 경계부분에서의 전위 분포의 변화
- Poisson equation 을 이용하여 Debye length 를 유도하고 depletion approximation 타당성 검증

Zener diode 고장분석

V-I 특성

Breakdown 특성

Electrical characteristics

Knee dynamic impedance

전력 경감 : 온도에 따른 전력 변화

온도 계수 (temperature coefficient) : 온도에 따른 Zener 전압의 변화

전력에 대한 derating 기준

부하 종류별 전력 계산 방법

단발 pulse 부하

연속 직류 부하에 단발 pulse 부하가 중첩되어진 부하

연속 반복되는 pulse 부하

부하 유형별 junction temperature 계산

고장분석 사례

External visual inspection (by stereo microscope)

Electrical characteristics (by Curve trace)

X-rays images

SAT (scanning acoustic tomography)

Decapsulation & Die inspection (by OM & SEM)

Schottky barrier diode (MS junction)

Schottky barrier diode I-V 특징

MS junction

전기적 특성면에서 Metal 과 Semiconductor 의 비교

동형 접합의 열평형상태에서의 energy band diagram 구하는 과정

Heterojunction : 금속-반도체 이종접합

Heterojunction : Schottky contact

열평형상태에서의 energy band diagram 구하는 과정

순방향 bias 및 역방향 bias 인가시의 에너지대역도와 전압-전류 특성 변화

pn diode 와 Schottky diode의 비교

Heterojunction : Ohmic contact

열평형상태에서의 energy band diagram 구하는 과정

순방향 bias 및 역방향 bias 인가시의 에너지대역도와 전압-전류 특성 변화

Schottky barrier lowering effect (at reverse bias condition)

Fermi-level pinning

Schottky barrier diode 를 고온으로 동작 시킬 때의 문제점

LED

Why LEDs for lighting?

LED development history

LED 소자의 구조

LED 의 전압-전류 특성

전광속 (Total luminous flux)

LED 의 온도-전압 특성

LED 의 derating 기준 : pulse 순전류, 역전압

LED 제조공정

LED 주요 고장 메커니즘

LED 고장모드와 고장원인

Semiconductor-related failure mechanisms in LEDs

Interconnect-related failure mechanisms in LEDs

Package-related failure mechanisms in LEDs

형광체의 역할

Role of phosphor in LEDs

LEDs phosphor

형광체의 종류

형광체의 발광 메커니즘

발광 스펙트럼과 여기 스펙트럼

배위좌표 모델

백색 LED 의 구현 방법
- 청색발광 LED 소자에 황색 형광체를 도포하여 제작된 LED 조명의 백색 발광의 원리

LED 의 열화 및 파괴 메커니즘

Phosphor thermal quenching

Encapsulant molding 재료로 Epoxy 수지와 Silicone 수지의 비교
- Encapsulant yellowing

Delamination & Popcorning

청색 LED chip 의 전기적 스트레스에 의한 열화

역전압 보호 대책

LED 점등 전원 방식

교류 점등방식, 정전압 점등방식, 정전류 점등방식, Duty 제어 방식

LED chip 고장분석

외관 관찰

전기적 특성 측정 (by Curve tracer)

전기 광학 특성 측정

X-ray images

Decapsualtion & Die inspection (by OM & SEM)

CL (cathodoluminescence) 분석

결정 결함 (dislocation) 측정

LCD TV 적용 BLU LED 고장분석 사례

LED 황화 현상

LED 황화시험방법 : ISO11844

7-Segment LED 고장분석 사례

Heterojunction : Bandgap 이 다른 두 종류의 반도체로 이루어진 반도체의 이종접합

반도체의 에너지대역도에 표기될 고유 특성지표

Heterojunction 의 열평형상태에서의 energy band diagram 구하는 과정

전하밀도 분포

전속 밀도

전계 분포

전위 분포

Bias 인가시 에너지대역도와 이종접합의 특성 변화

동종접합과 이종접합의 소수 carrier 농도 분포 비교

에너지와 파장의 변환 수식 유도

LED bandgap 을 알 때 LED 파장 계산

3단자 소자 고장분석

MOSFET & IGBT 고장분석

Failure history

Visual inspection (by stereo microscope)

Electrical characteristics (by Curve tracer)

X-ray images

SAT (scanning acoustic tomography)

DPA (destructive physical analysis) - Decapsulation (by SEM&EDS)

Curve tracer 를 이용한 MOSFET의 전기적 특성 측정방법

MOS 구조

MOS capacitor vs. MOSFET

MOS capacitor

MOS 구조의 열평형상태에서의 energy band diagram 구하는 과정
- 전하밀도 분포
- 전속밀도 분포
- 전계 분포
- 전위 분포
- Flat band voltage
- 전압의 극성에 따른 operation modes : accumulation mode, depletion mode, inversion mode

MOS electrostatics

Surface potential in silicon

Depletion width

Threshold voltage

Inversion carrier concentration

Gate voltage

Threshold inversion

Strong inversion

MOS capacitor 의 C-V characteristics 측정방법

1) Flat band voltage

2) Accumulation mode

3) Depletion mode

4) Weak inversion mode

5) Strong inversion mode
- Slow sweep low frequency (SSLF)
- Slow sweep high frequency (SSHF)

어떤 MOS 소자가 있는 wafer 2장 (샘플 A 와 샘플 B) 에 대해 Gate와 Substrate 사이의 고주파 커패시터를 측정한 결과를 제시할 경우

A 와 B 샘플에서 Gate 산화막 두께 비교

산화막 두께를 줄일 경우 C-V 특성 변화

A 와 B 샘플에서 Substrate 의 농도 비교

기반의 농도를 증가시킬 경우 C-V 특성 변화

저주파영역에서의 C-V 곡선과 고주파 특성과 차이나는 이유

MOSFET

Merit of CMOS

n-channel & p-channel MOSFET

MOSFET의 구조

MOSFET operation regimes

Correction of pinch-off model

3단자 transistor 가 갖춰야 할 필요 조건

1) Off state leakage

2) 입출력 Transconductance

3) Input impedance

4) Output impedance

MOSFET 의 동작 특성

Output characteristics

입출력 transfer characteristics curve : Transconductance
▷ 게이트 전압이 인가된 경우, 포화영역의 전달 컨덕턴스를 구하는데 사용하는 수식

MOSFET scaling

MOSFET scaling 의 개요

MOSFET scaling에 의한 issues

MOSFET ideal I-V model

Assumptions for square law model (theory) of the MOSFET
▷ GCA (Gradual Channel Approximation : long channel) 기법을 사용하여 수식 유도

Current-voltage equation for linear region

Current-voltage equation for saturation region
▷ 게이트 전압이 인가된 경우, 드레인 포화전압과 포화전류 특성을 구하는데 사용하는 수식 (전제 조건 : MOS 구조 이해 필요)

Channel length modulation (by VDS) 수식 유도

Channel 길이와 기판농도의 영향

Long channel 과 Short channel의 출력 특성 비교

Substrate bias effect (Body effect)

Subthreshold current

Subthreshold swing (SS) 수식 유도
▷ 산화막 두께와 기판농도에 따른 약한 반전 상태 전류 기울기를 구하는 수식

How to minimize SS?

Subthreshold 영역의 DIBL (drain induced barrier lowering) 현상 (VT roll-off)

Junction depth와 기판농도 및 산화막 두께의 영향

Hot carrier effect mechanism

Impact ionization

Hot carrier injection (HCI) into the oxide

LDD & spacer

MOSFET 의 snapback by parasitic BJT

Snapback breakdown 과 Avalanche breakdown 의 차이점

Snapback breakdown 현상

Snapback breakdown 현상이 일어나는 결정 요소

Snapback breakdown 방지 및 해결 방안

Parasitic source-drain resistance

기생 source 저항과 기생 drain 저항을 구하는 방법과 기생 직렬저항을 줄이기 위한 반도체 공정과 설계 방법

기생 직렬저항이 없는 전압-전류 출력 특성곡선으로 부터 기생 source 저항과 기생 drain 저항의 효과를 고려한 특성곡선 작성과 곡선 변화에 대한 설명

기생 직렬저항이 있는 전압-전류 출력 특성 곡선의 선형영역에서 채널저항 관계식 수식 유도 (채널 저항의 채널 길이와 산화막 두께의 영향)

Hot carrier injection (HCI)

Interface trap generation